

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 03-260727

(43)Date of publication of application : 20.11.1991

(51)Int.Cl.

G06F 9/34

(21)Application number : 02-058845

(71)Applicant : MITSUBISHI ELECTRIC CORP

(22)Date of filing : 09.03.1990


(72)Inventor : MATSUMURA TETSUYA
NAKAGAWA SHINICHI
URAMOTO SHINICHI

(54) REGISTER DESIGNATING DEVICE

(57)Abstract:

PURPOSE: To designate plural registers as destinations by providing a decoder which can designate plural destination registers with a single instruction.

CONSTITUTION: A destination pointing field 11c of an instruction register IR 11 consists of four bits in all, i.e., a destination mode bit DM and the destination pointing bits D2 - D0. Then the IR 11 fetches an instruction to be executed and decodes this instruction via a decoder 12. When the fetched instruction requires a destination and the DM bit is equal to '1', a multi-register designation mode is set so that plural prescribed ones of destination pointing signals DR0 - DR7 are selected based on the values of the bits D0 - D2. Thus plural registers 13 can be set as destinations. Then the instruction steps are decreased in a program ming mode.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

平3-260727

⑬ Int. Cl.⁵

識別記号

庁内整理番号

⑭ 公開 平成3年(1991)11月20日

G 06 F 9/34

3 3 0

7927-5B

審査請求 未請求 請求項の数 1 (全6頁)

⑮ 発明の名称 レジスタ指定装置

⑯ 特 願 平2-58845

⑰ 出 願 平2(1990)3月9日

⑱ 発 明 者 松 村 哲 哉 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・アイ研究所内

⑲ 発 明 者 中 川 伸 一 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・アイ研究所内

⑲ 発 明 者 浦 本 紳 一 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・アイ研究所内

⑳ 出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

㉑ 代 理 人 弁理士 早瀬 憲一

明 細 書

1. 発明の名称

レジスタ指定装置

2. 特許請求の範囲

(I) 命令を格納するためのインストラクションレジスタと、

複数個のレジスタと、

前記命令をデコードし制御信号を生成するデコーダとを備え、

前記デコーダは1つの命令により単一もしくは複数のレジスタをディスティネーションとして指定するディスティネーションレジスタ指定信号を発生することを特徴とするレジスタ指定装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、μP(マイクロプロセッサ)やDSP(デジタルシグナルプロセッサ)におけるレジスタ指定装置に関するものである。

(従来の技術)

第2図は、従来のレジスタ指定方式を示す図で

あり、図において、21は実行すべき命令(インストラクション)を格納するインストラクションレジスタ(IR)、22はIR21の値によりレジスタのディスティネーション指定信号を出力するデコーダ、23a~23hはレジスタR₀~R₁₅を示している。

また第5図はデコーダのブロック構成を示す図であり、図において、52はデコーダ、53はオペコードデコーダ、54はディスティネーションコードレジスタである。なお、51はインストラクションレジスタである。

次に第2図及び第5図を参照しながら動作について説明する。

IR21は任意のビット長を持つインストラクション(命令)を格納するための専用レジスタであり、ビットフィールドはオペコードフィールド21a、オペランドフィールドに分類され、オペランドフィールドはソース指示フィールド21b、ディスティネーション指示フィールド21cに分類される。

IR21は実行すべき命令を取り込み（フェッチ）、その命令をデコーダ22によりデコードする。フェッチした命令が、ディスティネーションを必要とする命令、例えば転送、演算命令である場合、オペコードデコーダ53はデコーダ内のディスティネーションセレクト信号(DS)を“1”にし、そうでない命令、例えば分岐命令の場合、ディスティネーションセレクト信号(DS)を“0”にする。

DS信号が0の場合、ディスティネーションコードレジスタ54はディスティネーションフィールドのD₂、D₁、D₀がどのような値であっても、各レジスタR₀～R₇に対するディスティネーション指定信号DR₀～DR₇として“0”を出力する（第4図の真理値表およびこの真理値表を回路的に実現した第7図参照）。つまりどのレジスタもディスティネーションとして選択されない。DS信号が“1”の場合、ディスティネーションコードレジスタ54はIRのディスティネーションフィールドD₂～D₀の値により、DR₀～DR₇

のうちの1つのレジスタを選択する。

上記の様な構成をとると、例えばレジスタR₀～R₇に任意の値Xをロードする場合、以下の様に5つのロード命令を実行する必要がある。

LDR X, R₀.

LDR X, R₁.

LDR X, R₂.

LDR X, R₃.

LDR X, R₄.

〔発明が解決しようとする課題〕

従来のμPやDSPにおけるディスティネーションのレジスタ指定方式は以上の様に行われているので、ディスティネーションを指定する命令（転送命令、演算命令）において、単一のレジスタしかディスティネーション指定できず、同じ値のデータを複数のレジスタに格納する場合は、同様の命令をディスティネーションを変更しながら複数回実行する必要があり、命令ステップ数が増大する等の問題点があった。

この発明は、上記のような問題点を解消するた

めになされたもので、ディスティネーションを指定する命令において、複数のレジスタをディスティネーションとして指定できる、μPもしくはDSPのレジスタ指定装置を得ることを目的とする。
〔課題を解決するための手段〕

この発明に係るレジスタ指定装置は、1つの転送もしくは演算命令で複数のディスティネーションレジスタを指定できるデコーダを設け、IRのディスティネーション指示フィールドの指定により、単一のレジスタをディスティネーションとすること、及び複数（すべてのレジスタも可）のレジスタをディスティネーションとして指定することを可能にしたものである。

〔作用〕

この発明におけるレジスタ指定装置によれば、複数のレジスタをディスティネーションとして指定することにより、同じ値を複数のレジスタに格納する必要があるプログラムを作成する場合、命令ステップが削減できる。

〔実施例〕

以下、この発明の一実施例を第1図及び第5図を用いて説明する。

第1図は本発明の一実施例によるレジスタ指定装置を示し、図において、IR11は任意のビット長を持つインストラクションを格納するための専用レジスタであり、ビットフィールドはオペコードフィールド11a、オペランドフィールドに分類され、オペランドフィールドはソース指示フィールド11b、ディスティネーション指示フィールド11cに分類される。ここで、ディスティネーションフィールドは、ディスティネーションモードビットDMとディスティネーション指示ビットD₂、D₁、D₀の計4ビットで構成される。


次に動作について説明する。IR11は実行すべき命令をフェッチし、その命令をデコーダ12によりデコードする。フェッチした命令がディスティネーションを必要とする命令、例えば転送、演算命令である場合、オペコードのデコーダ53はディスティネーションセレクト信号DSを“1”にし、そうでない分岐命令等の場合はDS信号

を“0”とする。

DS信号が“0”の場合、ディスティネーションコードレジスタ54はIRのディスティネーションフィールドのDM、D₂、D₁、D₀の値によらず、ディスティネーション指定信号DR₀～DR₇としてすべて“0”を出力する。DS信号が“1”の場合、ディスティネーションコードレジスタ54はディスティネーションモードビットDMの値によって単一レジスタ指定モードと複数レジスタ指定モードに分類する（第3図の真理値表およびこの真理値表を回路的に実現した第6図参照）。

DMビットが“0”の場合は、単一レジスタ指定モードとなり、ディスティネーション指示フィールドD₀～D₂の値により、DR₀～DR₇のうちの1つを選択する（“1”となる）。

DMビットが“1”の場合は、複数レジスタ指定モードとなり、本実施例の場合、D₀ビットにDR₀、DR₁、DR₂信号を、D₁ビットにDR₃、DR₄、DR₅信号を、D₂ビットにDR₆、DR₇信号を、D₃ビットにDR₈、DR₉、DR₁₀信号を、D₄ビットにDR₁₁、DR₁₂、DR₁₃信号を、D₅ビットにDR₁₄、DR₁₅、DR₁₆信号を、D₆ビットにDR₁₇、DR₁₈、DR₁₉信号を、D₇ビットにDR₂₀、DR₂₁、DR₂₂信号を、D₈ビットにDR₂₃、DR₂₄、DR₂₅信号を、D₉ビットにDR₂₆、DR₂₇、DR₂₈信号を、D₁₀ビットにDR₂₉、DR₃₀、DR₃₁信号を、D₁₁ビットにDR₃₂、DR₃₃、DR₃₄信号を、D₁₂ビットにDR₃₅、DR₃₆、DR₃₇信号を、D₁₃ビットにDR₃₈、DR₃₉、DR₄₀信号を、D₁₄ビットにDR₄₁、DR₄₂、DR₄₃信号を、D₁₅ビットにDR₄₄、DR₄₅、DR₄₆信号を、D₁₆ビットにDR₄₇、DR₄₈、DR₄₉信号を、D₁₇ビットにDR₅₀、DR₅₁、DR₅₂信号を、D₁₈ビットにDR₅₃、DR₅₄、DR₅₅信号を、D₁₉ビットにDR₅₆、DR₅₇、DR₅₈信号を、D₂₀ビットにDR₅₉、DR₆₀、DR₆₁信号を、D₂₁ビットにDR₆₂、DR₆₃、DR₆₄信号を、D₂₂ビットにDR₆₅、DR₆₆、DR₆₇信号を、D₂₃ビットにDR₆₈、DR₆₉、DR₇₀信号を、D₂₄ビットにDR₇₁、DR₇₂、DR₇₃信号を、D₂₅ビットにDR₇₄、DR₇₅、DR₇₆信号を、D₂₆ビットにDR₇₇、DR₇₈、DR₇₉信号を、D₂₇ビットにDR₈₀、DR₈₁、DR₈₂信号を、D₂₈ビットにDR₈₃、DR₈₄、DR₈₅信号を、D₂₉ビットにDR₈₆、DR₈₇、DR₈₈信号を、D₃₀ビットにDR₈₉、DR₉₀、DR₉₁信号を、D₃₁ビットにDR₉₂、DR₉₃、DR₉₄信号を、D₃₂ビットにDR₉₅、DR₉₆、DR₉₇信号を、D₃₃ビットにDR₉₈、DR₉₉、DR₁₀₀信号を、D₃₄ビットにDR₁₀₁、DR₁₀₂、DR₁₀₃信号を、D₃₅ビットにDR₁₀₄、DR₁₀₅、DR₁₀₆信号を、D₃₆ビットにDR₁₀₇、DR₁₀₈、DR₁₀₉信号を、D₃₇ビットにDR₁₁₀、DR₁₁₁、DR₁₁₂信号を、D₃₈ビットにDR₁₁₃、DR₁₁₄、DR₁₁₅信号を、D₃₉ビットにDR₁₁₆、DR₁₁₇、DR₁₁₈信号を、D₄₀ビットにDR₁₁₉、DR₁₂₀、DR₁₂₁信号を、D₄₁ビットにDR₁₂₂、DR₁₂₃、DR₁₂₄信号を、D₄₂ビットにDR₁₂₅、DR₁₂₆、DR₁₂₇信号を、D₄₃ビットにDR₁₂₈、DR₁₂₉、DR₁₃₀信号を、D₄₄ビットにDR₁₃₁、DR₁₃₂、DR₁₃₃信号を、D₄₅ビットにDR₁₃₄、DR₁₃₅、DR₁₃₆信号を、D₄₆ビットにDR₁₃₇、DR₁₃₈、DR₁₃₉信号を、D₄₇ビットにDR₁₄₀、DR₁₄₁、DR₁₄₂信号を、D₄₈ビットにDR₁₄₃、DR₁₄₄、DR₁₄₅信号を、D₄₉ビットにDR₁₄₆、DR₁₄₇、DR₁₄₈信号を、D₅₀ビットにDR₁₄₉、DR₁₅₀、DR₁₅₁信号を、D₅₁ビットにDR₁₅₂、DR₁₅₃、DR₁₅₄信号を、D₅₂ビットにDR₁₅₅、DR₁₅₆、DR₁₅₇信号を、D₅₃ビットにDR₁₅₈、DR₁₅₉、DR₁₆₀信号を、D₅₄ビットにDR₁₆₁、DR₁₆₂、DR₁₆₃信号を、D₅₅ビットにDR₁₆₄、DR₁₆₅、DR₁₆₆信号を、D₅₆ビットにDR₁₆₇、DR₁₆₈、DR₁₆₉信号を、D₅₇ビットにDR₁₇₀、DR₁₇₁、DR₁₇₂信号を、D₅₈ビットにDR₁₇₃、DR₁₇₄、DR₁₇₅信号を、D₅₉ビットにDR₁₇₆、DR₁₇₇、DR₁₇₈信号を、D₆₀ビットにDR₁₇₉、DR₁₈₀、DR₁₈₁信号を、D₆₁ビットにDR₁₈₂、DR₁₈₃、DR₁₈₄信号を、D₆₂ビットにDR₁₈₅、DR₁₈₆、DR₁₈₇信号を、D₆₃ビットにDR₁₈₈、DR₁₈₉、DR₁₉₀信号を、D₆₄ビットにDR₁₉₁、DR₁₉₂、DR₁₉₃信号を、D₆₅ビットにDR₁₉₄、DR₁₉₅、DR₁₉₆信号を、D₆₆ビットにDR₁₉₇、DR₁₉₈、DR₁₉₉信号を、D₆₇ビットにDR₂₀₀、DR₂₀₁、DR₂₀₂信号を、D₆₈ビットにDR₂₀₃、DR₂₀₄、DR₂₀₅信号を、D₆₉ビットにDR₂₀₆、DR₂₀₇、DR₂₀₈信号を、D₇₀ビットにDR₂₀₉、DR₂₁₀、DR₂₁₁信号を、D₇₁ビットにDR₂₁₂、DR₂₁₃、DR₂₁₄信号を、D₇₂ビットにDR₂₁₅、DR₂₁₆、DR₂₁₇信号を、D₇₃ビットにDR₂₁₈、DR₂₁₉、DR₂₂₀信号を、D₇₄ビットにDR₂₂₁、DR₂₂₂、DR₂₂₃信号を、D₇₅ビットにDR₂₂₄、DR₂₂₅、DR₂₂₆信号を、D₇₆ビットにDR₂₂₇、DR₂₂₈、DR₂₂₉信号を、D₇₇ビットにDR₂₃₀、DR₂₃₁、DR₂₃₂信号を、D₇₈ビットにDR₂₃₃、DR₂₃₄、DR₂₃₅信号を、D₇₉ビットにDR₂₃₆、DR₂₃₇、DR₂₃₈信号を、D₈₀ビットにDR₂₃₉、DR₂₄₀、DR₂₄₁信号を、D₈₁ビットにDR₂₄₂、DR₂₄₃、DR₂₄₄信号を、D₈₂ビットにDR₂₄₅、DR₂₄₆、DR₂₄₇信号を、D₈₃ビットにDR₂₄₈、DR₂₄₉、DR₂₅₀信号を、D₈₄ビットにDR₂₅₁、DR₂₅₂、DR₂₅₃信号を、D₈₅ビットにDR₂₅₄、DR₂₅₅、DR₂₅₆信号を、D₈₆ビットにDR₂₅₇、DR₂₅₈、DR₂₅₉信号を、D₈₇ビットにDR₂₆₀、DR₂₆₁、DR₂₆₂信号を、D₈₈ビットにDR₂₆₃、DR₂₆₄、DR₂₆₅信号を、D₈₉ビットにDR₂₆₆、DR₂₆₇、DR₂₆₈信号を、D₉₀ビットにDR₂₆₉、DR₂₇₀、DR₂₇₁信号を、D₉₁ビットにDR₂₇₂、DR₂₇₃、DR₂₇₄信号を、D₉₂ビットにDR₂₇₅、DR₂₇₆、DR₂₇₇信号を、D₉₃ビットにDR₂₇₈、DR₂₇₉、DR₂₈₀信号を、D₉₄ビットにDR₂₈₁、DR₂₈₂、DR₂₈₃信号を、D₉₅ビットにDR₂₈₄、DR₂₈₅、DR₂₈₆信号を、D₉₆ビットにDR₂₈₇、DR₂₈₈、DR₂₈₉信号を、D₉₇ビットにDR₂₉₀、DR₂₉₁、DR₂₉₂信号を、D₉₈ビットにDR₂₉₃、DR₂₉₄、DR₂₉₅信号を、D₉₉ビットにDR₂₉₆、DR₂₉₇、DR₂₉₈信号を、D₁₀₀ビットにDR₂₉₉、DR₃₀₀、DR₃₀₁信号を、D₁₀₁ビットにDR₃₀₂、DR₃₀₃、DR₃₀₄信号を、D₁₀₂ビットにDR₃₀₅、DR₃₀₆、DR₃₀₇信号を、D₁₀₃ビットにDR₃₀₈、DR₃₀₉、DR₃₁₀信号を、D₁₀₄ビットにDR₃₁₁、DR₃₁₂、DR₃₁₃信号を、D₁₀₅ビットにDR₃₁₄、DR₃₁₅、DR₃₁₆信号を、D₁₀₆ビットにDR₃₁₇、DR₃₁₈、DR₃₁₉信号を、D₁₀₇ビットにDR₃₂₀、DR₃₂₁、DR₃₂₂信号を、D₁₀₈ビットにDR₃₂₃、DR₃₂₄、DR₃₂₅信号を、D₁₀₉ビットにDR₃₂₆、DR₃₂₇、DR₃₂₈信号を、D₁₁₀ビットにDR₃₂₉、DR₃₃₀、DR₃₃₁信号を、D₁₁₁ビットにDR₃₃₂、DR₃₃₃、DR₃₃₄信号を、D₁₁₂ビットにDR₃₃₅、DR₃₃₆、DR₃₃₇信号を、D₁₁₃ビットにDR₃₃₈、DR₃₃₉、DR₃₄₀信号を、D₁₁₄ビットにDR₃₄₁、DR₃₄₂、DR₃₄₃信号を、D₁₁₅ビットにDR₃₄₄、DR₃₄₅、DR₃₄₆信号を、D₁₁₆ビットにDR₃₄₇、DR₃₄₈、DR₃₄₉信号を、D₁₁₇ビットにDR₃₅₀、DR₃₅₁、DR₃₅₂信号を、D₁₁₈ビットにDR₃₅₃、DR₃₅₄、DR₃₅₅信号を、D₁₁₉ビットにDR₃₅₆、DR₃₅₇、DR₃₅₈信号を、D₁₂₀ビットにDR₃₅₉、DR₃₆₀、DR₃₆₁信号を、D₁₂₁ビットにDR₃₆₂、DR₃₆₃、DR₃₆₄信号を、D₁₂₂ビットにDR₃₆₅、DR₃₆₆、DR₃₆₇信号を、D₁₂₃ビットにDR₃₆₈、DR₃₆₉、DR₃₇₀信号を、D₁₂₄ビットにDR₃₇₁、DR₃₇₂、DR₃₇₃信号を、D₁₂₅ビットにDR₃₇₄、DR₃₇₅、DR₃₇₆信号を、D₁₂₆ビットにDR₃₇₇、DR₃₇₈、DR₃₇₉信号を、D₁₂₇ビットにDR₃₈₀、DR₃₈₁、DR₃₈₂信号を、D₁₂₈ビットにDR₃₈₃、DR₃₈₄、DR₃₈₅信号を、D₁₂₉ビットにDR₃₈₆、DR₃₈₇、DR₃₈₈信号を、D₁₃₀ビットにDR₃₈₉、DR₃₉₀、DR₃₉₁信号を、D₁₃₁ビットにDR₃₉₂、DR₃₉₃、DR₃₉₄信号を、D₁₃₂ビットにDR₃₉₅、DR₃₉₆、DR₃₉₇信号を、D₁₃₃ビットにDR₃₉₈、DR₃₉₉、DR₄₀₀信号を、D₁₃₄ビットにDR₄₀₁、DR₄₀₂、DR₄₀₃信号を、D₁₃₅ビットにDR₄₀₄、DR₄₀₅、DR₄₀₆信号を、D₁₃₆ビットにDR₄₀₇、DR₄₀₈、DR₄₀₉信号を、D₁₃₇ビットにDR₄₁₀、DR₄₁₁、DR₄₁₂信号を、D₁₃₈ビットにDR₄₁₃、DR₄₁₄、DR₄₁₅信号を、D₁₃₉ビットにDR₄₁₆、DR₄₁₇、DR₄₁₈信号を、D₁₄₀ビットにDR₄₁₉、DR₄₂₀、DR₄₂₁信号を、D₁₄₁ビットにDR₄₂₂、DR₄₂₃、DR₄₂₄信号を、D₁₄₂ビットにDR₄₂₅、DR₄₂₆、DR₄₂₇信号を、D₁₄₃ビットにDR₄₂₈、DR₄₂₉、DR₄₃₀信号を、D₁₄₄ビットにDR₄₃₁、DR₄₃₂、DR₄₃₃信号を、D₁₄₅ビットにDR₄₃₄、DR₄₃₅、DR₄₃₆信号を、D₁₄₆ビットにDR₄₃₇、DR₄₃₈、DR₄₃₉信号を、D₁₄₇ビットにDR₄₄₀、DR₄₄₁、DR₄₄₂信号を、D₁₄₈ビットにDR₄₄₃、DR₄₄₄、DR₄₄₅信号を、D₁₄₉ビットにDR₄₄₆、DR₄₄₇、DR₄₄₈信号を、D₁₅₀ビットにDR₄₄₉、DR₄₅₀、DR₄₅₁信号を、D₁₅₁ビットにDR₄₅₂、DR₄₅₃、DR₄₅₄信号を、D₁₅₂ビットにDR₄₅₅、DR₄₅₆、DR₄₅₇信号を、D₁₅₃ビットにDR₄₅₈、DR₄₅₉、DR₄₆₀信号を、D₁₅₄ビットにDR₄₆₁、DR₄₆₂、DR₄₆₃信号を、D₁₅₅ビットにDR₄₆₄、DR₄₆₅、DR₄₆₆信号を、D₁₅₆ビットにDR₄₆₇、DR₄₆₈、DR₄₆₉信号を、D₁₅₇ビットにDR₄₇₀、DR₄₇₁、DR₄₇₂信号を、D₁₅₈ビットにDR₄₇₃、DR₄₇₄、DR₄₇₅信号を、D₁₅₉ビットにDR₄₇₆、DR₄₇₇、DR₄₇₈信号を、D₁₆₀ビットにDR₄₇₉、DR₄₈₀、DR₄₈₁信号を、D₁₆₁ビットにDR₄₈₂、DR₄₈₃、DR₄₈₄信号を、D₁₆₂ビットにDR₄₈₅、DR₄₈₆、DR₄₈₇信号を、D₁₆₃ビットにDR₄₈₈、DR₄₈₉、DR₄₉₀信号を、D₁₆₄ビットにDR₄₉₁、DR₄₉₂、DR₄₉₃信号を、D₁₆₅ビットにDR₄₉₄、DR₄₉₅、DR₄₉₆信号を、D₁₆₆ビットにDR₄₉₇、DR₄₉₈、DR₄₉₉信号を、D₁₆₇ビットにDR₅₀₀、DR₅₀₁、DR₅₀₂信号を、D₁₆₈ビットにDR₅₀₃、DR₅₀₄、DR₅₀₅信号を、D₁₆₉ビットにDR₅₀₆、DR₅₀₇、DR₅₀₈信号を、D₁₇₀ビットにDR₅₀₉、DR₅₁₀、DR₅₁₁信号を、D₁₇₁ビットにDR₅₁₂、DR₅₁₃、DR₅₁₄信号を、D₁₇₂ビットにDR₅₁₅、DR₅₁₆、DR₅₁₇信号を、D₁₇₃ビットにDR₅₁₈、DR₅₁₉、DR₅₂₀信号を、D₁₇₄ビットにDR₅₂₁、DR₅₂₂、DR₅₂₃信号を、D₁₇₅ビットにDR₅₂₄、DR₅₂₅、DR₅₂₆信号を、D₁₇₆ビットにDR₅₂₇、DR₅₂₈、DR₅₂₉信号を、D₁₇₇ビットにDR₅₃₀、DR₅₃₁、DR₅₃₂信号を、D₁₇₈ビットにDR₅₃₃、DR₅₃₄、DR₅₃₅信号を、D₁₇₉ビットにDR₅₃₆、DR₅₃₇、DR₅₃₈信号を、D₁₈₀ビットにDR₅₃₉、DR₅₄₀、DR₅₄₁信号を、D₁₈₁ビットにDR₅₄₂、DR₅₄₃、DR₅₄₄信号を、D₁₈₂ビットにDR₅₄₅、DR₅₄₆、DR₅₄₇信号を、D₁₈₃ビットにDR₅₄₈、DR₅₄₉、DR₅₅₀信号を、D₁₈₄ビットにDR₅₅₁、DR₅₅₂、DR₅₅₃信号を、D₁₈₅ビットにDR₅₅₄、DR₅₅₅、DR₅₅₆信号を、D₁₈₆ビットにDR₅₅₇、DR₅₅₈、DR₅₅₉信号を、D₁₈₇ビットにDR₅₆₀、DR₅₆₁、DR₅₆₂信号を、D₁₈₈ビットにDR₅₆₃、DR₅₆₄、DR₅₆₅信号を、D₁₈₉ビットにDR₅₆₆、DR₅₆₇、DR₅₆₈信号を、D₁₉₀ビットにDR₅₆₉、DR₅₇₀、DR₅₇₁信号を、D₁₉₁ビットにDR₅₇₂、DR₅₇₃、DR₅₇₄信号を、D₁₉₂ビットにDR₅₇₅、DR₅₇₆、DR₅₇₇信号を、D₁₉₃ビットにDR₅₇₈、DR₅₇₉、DR₅₈₀信号を、D₁₉₄ビットにDR₅₈₁、DR₅₈₂、DR₅₈₃信号を、D₁₉₅ビットにDR₅₈₄、DR₅₈₅、DR₅₈₆信号を、D₁₉₆ビットにDR₅₈₇、DR₅₈₈、DR₅₈₉信号を、D₁₉₇ビットにDR₅₉₀、DR₅₉₁、DR₅₉₂信号を、D₁₉₈ビットにDR₅₉₃、DR₅₉₄、DR₅₉₅信号を、D₁₉₉ビットにDR₅₉₆、DR₅₉₇、DR₅₉₈信号を、D₂₀₀ビットにDR₅₉₉、DR₆₀₀、DR₆₀₁信号を、D₂₀₁ビットにDR₆₀₂、DR₆₀₃、DR₆₀₄信号を、D₂₀₂ビットにDR₆₀₅、DR₆₀₆、DR₆₀₇信号を、D₂₀₃ビットにDR₆₀₈、DR₆₀₉、DR₆₁₀信号を、D₂₀₄ビットにDR₆₁₁、DR₆₁₂、DR₆₁₃信号を、D₂₀₅ビットにDR₆₁₄、DR₆₁₅、DR₆₁₆信号を、D₂₀₆ビットにDR₆₁₇、DR₆₁₈、DR₆₁₉信号を、D₂₀₇ビットにDR₆₂₀、DR₆₂₁、DR₆₂₂信号を、D₂₀₈ビットにDR₆₂₃、DR₆₂₄、DR₆₂₅信号を、D₂₀₉ビットにDR₆₂₆、DR₆₂₇、DR₆₂₈信号を、D₂₁₀ビットにDR₆₂₉、DR₆₃₀、DR₆₃₁信号を、D₂₁₁ビットにDR₆₃₂、DR₆₃₃、DR₆₃₄信号を、D₂₁₂ビットにDR₆₃₅、DR₆₃₆、DR₆₃₇信号を、D₂₁₃ビットにDR₆₃₈、DR₆₃₉、DR₆₄₀信号を、D₂₁₄ビットにDR₆₄₁、DR₆₄₂、DR₆₄₃信号を、D₂₁₅ビットにDR₆₄₄、DR₆₄₅、DR₆₄₆信号を、D₂₁₆ビットにDR₆₄₇、DR₆₄₈、DR₆₄₉信号を、D₂₁₇ビットにDR₆₅₀、DR₆₅₁、DR₆₅₂信号を、D₂₁₈ビットにDR₆₅₃、DR₆₅₄、DR₆₅₅信号を、D₂₁₉ビットにDR₆₅₆、DR₆₅₇、DR₆₅₈信号を、D₂₂₀ビットにDR₆₅₉、DR₆₆₀、DR₆₆₁信号を、D₂₂₁ビットにDR₆₆₂、DR₆₆₃、DR₆₆₄信号を、D₂₂₂ビットにDR₆₆₅、DR₆₆₆、DR₆₆₇信号を、D₂₂₃ビットにDR₆₆₈、DR₆₆₉、DR₆₇₀信号を、D₂₂₄ビットにDR₆₇₁、DR₆₇₂、DR₆₇₃信号を、D₂₂₅ビットにDR₆₇₄、DR₆₇₅、DR₆₇₆信号を、D₂₂₆ビットにDR₆₇₇、DR₆₇₈、DR₆₇₉信号を、D₂₂₇ビットにDR₆₈₀、DR₆₈₁、DR₆₈₂信号を、D₂₂₈ビットにDR₆₈₃、DR₆₈₄、DR₆₈₅信号を、D₂₂₉ビットにDR₆₈₆、DR₆₈₇、DR₆₈₈信号を、D₂₃₀ビットにDR₆₈₉、DR₆₉₀、DR₆₉₁信号を、D₂₃₁ビットにDR₆₉₂、DR₆₉₃、DR₆₉₄信号を、D₂₃₂ビットにDR₆₉₅、DR₆₉₆、DR₆₉₇信号を、D₂₃₃ビットにDR₆₉₈、DR₆₉₉、DR₇₀₀信号を、D₂₃₄ビットにDR₇₀₁、DR₇₀₂、DR₇₀₃信号を、D₂₃₅ビットにDR₇₀₄、DR₇₀₅、DR₇₀₆信号を、D₂₃₆ビットにDR₇₀₇、DR₇₀₈、DR₇₀₉信号を、D₂₃₇ビットにDR₇₁₀、DR₇₁₁、DR₇₁₂信号を、D₂₃₈ビットにDR₇₁₃、DR₇₁₄、DR₇₁₅信号を、D₂₃₉ビットにDR₇₁₆、DR₇₁₇、DR₇₁₈信号を、D₂₄₀ビットにDR₇₁₉、DR₇₂₀、DR₇₂₁信号を、D₂₄₁ビットにDR₇₂₂、DR₇₂₃、DR₇₂₄信号を、D₂₄₂ビットにDR₇₂₅、DR₇₂₆、DR₇₂₇信号を、D₂₄₃ビットにDR₇₂₈、DR₇₂₉、DR₇₃₀信号を、D₂₄₄ビットにDR₇₃₁、DR₇₃₂、DR₇₃₃信号を、D₂₄₅ビットにDR₇₃₄、DR₇₃₅、DR₇₃₆信号を、D₂₄₆ビットにDR₇₃₇、DR₇₃₈、DR₇₃₉信号を、D₂₄₇ビットにDR₇₄₀、DR₇₄₁、DR₇₄₂信号を、D₂₄₈ビットにDR₇₄₃、DR₇₄₄、DR₇₄₅信号を、D₂₄₉ビットにDR₇₄₆、DR₇₄₇、DR₇₄₈信号を、D₂₅₀ビットにDR₇₄₉、DR₇₅₀、DR₇₅₁信号を、D₂₅₁ビットにDR₇₅₂、DR₇₅₃、DR₇₅₄信号を、D₂₅₂ビットにDR₇₅₅、DR₇₅₆、DR₇₅₇信号を、D₂₅₃ビットにDR₇₅₈、DR₇₅₉、DR₇₆₀信号を、D₂₅₄ビットにDR₇₆₁、DR₇₆₂、DR₇₆₃信号を、D₂₅₅ビットにDR₇₆₄、DR₇₆₅、DR₇₆₆信号を、D₂₅₆ビットにDR₇₆₇、DR₇₆₈、DR₇₆₉信号を、D₂₅₇ビットにDR₇₇₀、DR₇₇₁、DR₇₇₂信号を、D₂₅₈ビットにDR₇₇₃、DR₇₇₄、DR₇₇₅信号を、D



第 3 図


DS	DM	D2	D1	D0	DR7	DR6	DR5	DR4	DR3	DR2	DR1	DR0
0	*	*	*	*	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1
	0	0	0	1	0	0	0	0	0	0	1	0
	0	0	1	0	0	0	0	0	0	1	0	0
	0	0	1	1	0	0	0	0	1	0	0	0
	0	1	0	0	0	0	0	1	0	0	0	0
	0	1	0	1	0	0	1	0	0	0	0	0
	0	1	1	0	0	1	0	0	0	0	0	0
	0	1	1	1	1	0	0	0	0	0	0	0
	1	0	0	0	0	0	0	0	0	0	0	0
	1	0	0	1	0	0	0	0	1	1	1	1
	1	0	1	0	0	0	1	1	1	1	1	1
	1	0	1	1	0	1	1	0	0	0	0	0
	1	1	0	0	1	1	1	0	0	1	1	1
	1	1	1	0	1	1	1	1	1	0	0	0
	1	1	1	1	1	1	1	1	1	1	1	1

単一指定モード
複数指定モード


第 4 図

DS	D2	D1	D0	DR7	DR6	DR5	DR4	DR3	DR2	DR1	DR0
0	*	*	*	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	1
	0	0	1	0	0	0	0	0	0	1	0
	0	1	0	0	0	0	0	0	1	0	0
	0	1	1	0	0	0	0	1	0	0	0
	1	0	0	0	0	0	1	0	0	0	0
	1	0	1	0	0	1	0	0	0	0	0
	1	1	0	0	0	1	0	0	0	0	0
	1	1	1	1	1	0	0	0	0	0	0


第 7 図



第 5 図



第 6 図



手続補正書 (目録)

5. 補正の対象

図面 (第1図)

6. 補正の内容

(I) 第1図を別紙の通り訂正する。

平成 2年 9月 5日



特許庁長官 殿

以 上

1. 事件の表示

特願平2-58845号

2. 特許の名称

レジスタ指定装置

3. 補正をする者

事件との関係 特許出願人

住 所 東京都千代田区丸の内二丁目2番3号

名 称 (601) 三菱電機株式会社

代表者 志 岐 守 哉

4. 代理人

郵便番号 564

住 所 大阪府吹田市江坂町1丁目23番43号

フアサード江坂ビル7階

氏 名 (8181) 弁理士 志 岐 守 哉

電話 06-380-5892

第1図

